*해설

<문제 해설>
D 플립플롭 : 하나의 입력 단자가 있고 클록 펄스가 인가되었을 때 입력신호가 1이면 1로, 0이면 0으로 자리잡는 플립플롭.
JK 플립플롭 : RS 플립플롭에서는 세트 펄스와 리셋 펄스가 동시에 오면 불안정 상태를 나타내지만,
JK 플립플롭에서는 그런 경우 출력이 반전하도록 되어 있다.
RS latch : 한 비트의 데이터 저장 기능을 갖는 회로.
T 플립플롭 : 입력 단자가 한 개로, 한 개의 펄스가 오면 세트되고 다음에 또 하나의 펄스가 오면
리셋된다. 입력 단자는 같고 차례차례 출력 상태가 변화하는 플립플롭.